Toggle navigation
Home Page
Nav
Vlab首页
教程
预备知识
课程介绍
LogiSim
Verilog语法
FPGA原理
Nexys4DDR开发板
Vivado介绍
TestBench编写及仿真
代码风格规范
一些例子
基本逻辑门
简单组合逻辑电路
复杂组合逻辑电路
简单时序逻辑电路
复杂时序逻辑电路
有限状态机
Collapse All
|
Expand All
课程介绍
欢迎来到实验课程主页
在这里,从门电路开始,一步一步设计出有限状态机